Guest4月28日TSMCの2024年の北米技術論壇での講演要旨24/4/26のDigitimesによるとTSMCの魏哲家総裁は、2024年の北米技術論壇でA16技術が非常に重要な節点であると発表しました。これにより、TSMCは大きな革新を達成する予定です。現在、ナノ（N）時代からオングストローム（A）時代への移行が進行中で、TSMCは命名規則をNからAへと変更しています。魏哲家総裁は、CoWoS技術がAI設計とAIシステム設計において鍵となる技術であることを強調しました。これにより、顧客はより多くのロジックとメモリを統合することが可能になると述べています。A16は、ナノシートトランジスタ技術を基盤とし、「Super Power Rail」という新しいイノベーションを導入します。この技術は、供給電力をチップの背面に移動させ、チップの表面でより多くの信号網を配置するスペースを提供します。この変更により、トランジスタの接続がチップの前面から後面へと移動され、面積の無駄を削減し、ナノシートトランジスタの性能を最大10%向上させ、電力消費を最大20%削減し、チップ密度を最大10%増加させることが可能になります。魏哲家総裁はまた、CoWoSの発展について言及し、中間層のサイズが将来的にフォトマスクサイズの5.5倍に達する可能性があると語りました。TSMCは顧客と協議中で、中間層を最大7～8倍のサイズに拡張することを検討しています。TSMCは将来に向けて、チップレベルでの統合を実現するために、汎用プラットフォームソリューションの開発に努力を注いでいます。自動車産業では、先進的なパッケージ技術が特に重要です。自動車メーカーは、小型で効率的なチップソリューションを求めており、異なるデザインを組み合わせることで、多様な車種や市場のニーズに応えることが可能です。TSMCは、自動車産業向けに二つの主要な統合ソリューションを提供しています。一つは携帯電話ソリューションから派生したInFO技術、もう一つは高性能計算向けのCoWoS-R技術です。これらのソリューションを通じて、顧客は広範なアプリケーションに対応するための独自の設計を行うことができます。技術開発の予測可能性は重要であり、2023年にN3技術の量産が開始され、続いて2024年にはその改良版であるN3Eが導入されます。さらに、性能と密度が向上したN3Pおよび高性能計算向けのN3Xが計画されています。N2は完全に新しい技術世代を代表し、トランジスタのアーキテクチャをFinFETからNanosheetへと変更します。この技術は2025年下半期の量産を目指し、その後N2PやN2Xなどのさらなる技術革新が予定されています。TSMCはN2 NanoFlex技術を既に導入しており、これを利用してチップデザイナーに柔軟な標準コンポーネントを提供します。これにより、デザイナーはチップの設計を最適化し、電力、性能、面積のバランスを取ることが可能です。コンポーネントの高さが低いほど、より少ない面積を使用し、高い電力効率を実現します。一方で、コンポーネントの高さが高いと、その性能を最大限に引き出すことができます。設計者は、同一の設計ブロック内で、これら低い高さと高い高さのコンポーネントを適切に組み合わせることにより、電力消費、性能、そして面積の使用のバランスを最適化します。これにより、様々なアプリケーションの要求に応じたチップ設計が可能となります。
24/4/26のDigitimesによるとTSMCの魏哲家総裁は、2024年の北米技術論壇でA16技術が非常に重要な節点であると発表しました。これにより、TSMCは大きな革新を達成する予定です。現在、ナノ（N）時代からオングストローム（A）時代への移行が進行中で、TSMCは命名規則をNからAへと変更しています。魏哲家総裁は、CoWoS技術がAI設計とAIシステム設計において鍵となる技術であることを強調しました。これにより、顧客はより多くのロジックとメモリを統合することが可能になると述べています。A16は、ナノシートトランジスタ技術を基盤とし、「Super Power Rail」という新しいイノベーションを導入します。この技術は、供給電力をチップの背面に移動させ、チップの表面でより多くの信号網を配置するスペースを提供します。この変更により、トランジスタの接続がチップの前面から後面へと移動され、面積の無駄を削減し、ナノシートトランジスタの性能を最大10%向上させ、電力消費を最大20%削減し、チップ密度を最大10%増加させることが可能になります。魏哲家総裁はまた、CoWoSの発展について言及し、中間層のサイズが将来的にフォトマスクサイズの5.5倍に達する可能性があると語りました。TSMCは顧客と協議中で、中間層を最大7～8倍のサイズに拡張することを検討しています。TSMCは将来に向けて、チップレベルでの統合を実現するために、汎用プラットフォームソリューションの開発に努力を注いでいます。自動車産業では、先進的なパッケージ技術が特に重要です。自動車メーカーは、小型で効率的なチップソリューションを求めており、異なるデザインを組み合わせることで、多様な車種や市場のニーズに応えることが可能です。TSMCは、自動車産業向けに二つの主要な統合ソリューションを提供しています。一つは携帯電話ソリューションから派生したInFO技術、もう一つは高性能計算向けのCoWoS-R技術です。これらのソリューションを通じて、顧客は広範なアプリケーションに対応するための独自の設計を行うことができます。技術開発の予測可能性は重要であり、2023年にN3技術の量産が開始され、続いて2024年にはその改良版であるN3Eが導入されます。さらに、性能と密度が向上したN3Pおよび高性能計算向けのN3Xが計画されています。N2は完全に新しい技術世代を代表し、トランジスタのアーキテクチャをFinFETからNanosheetへと変更します。この技術は2025年下半期の量産を目指し、その後N2PやN2Xなどのさらなる技術革新が予定されています。TSMCはN2 NanoFlex技術を既に導入しており、これを利用してチップデザイナーに柔軟な標準コンポーネントを提供します。これにより、デザイナーはチップの設計を最適化し、電力、性能、面積のバランスを取ることが可能です。コンポーネントの高さが低いほど、より少ない面積を使用し、高い電力効率を実現します。一方で、コンポーネントの高さが高いと、その性能を最大限に引き出すことができます。設計者は、同一の設計ブロック内で、これら低い高さと高い高さのコンポーネントを適切に組み合わせることにより、電力消費、性能、そして面積の使用のバランスを最適化します。これにより、様々なアプリケーションの要求に応じたチップ設計が可能となります。
Comments