24/4/26の経済日報や関係記事によると；
TSMC台積電（2330）は、アメリカ時間の24日に開催された年次北米技術論壇で、2ナノメートルを超える次世代の先進製造プロセスの設計図を初めて発表しました。この新しい技術は「TSMC A16」と名付けられ、2026年に量産開始が予定されています。主にAIやHPC（高性能計算）などの分野が対象で、SamsungやIntelといった競合他社に先駆けて開発が進められています。
また、TSMCはナノメートル（N）時代の終わりとアングストローム（A）時代の幕開けを発表しました。製造プロセスの命名も、従来のナノメートル表記からアングストローム表記へと更新されました。外部からは、TSMCのA16プロセスが実質的に1.6ナノメートルに相当すると見なされており、TSMCはアングストローム時代に入っても引き続きウェーハファウンダリ市場のリーダーであるとしています。
TSMCの総裁、魏哲家氏は、AIがさまざまなプラットフォームに組み込まれ、エンパワメントされた世界が形成されていることを指摘しました。これにはデータセンターだけでなく、PC、モバイルデバイス、自動車、物連網（IoT）などが含まれます。TSMCはこれらの分野において、先進的なシリコンチップや包括的なパッケージングソリューション、3D ICプラットフォーム、さらにはデジタル世界と物理世界をつなぐ特殊で最も完全な技術を提供しています。
TSMCのA16製程は、論理密度と性能を大幅に向上させることが可能です。このプロセスでは「Super Power Rail」構造とナノシートトランジスタを採用しており、これにより高性能計算製品に必要な複雑な信号配線と密集した供給ネットワークを実現しています。
業界関係者は予測していますが、TSMCのA16製程の最初の主要顧客はAIチップメーカーになると見られています。これは、過去に新技術がAppleのモバイルデバイスで初めて採用されることが多かった状況からの転換であり、AI技術の急速な発展が半導体業界を大きく前進させています。
TSMCによると、A16製程はチップの背面から電力を供給することができ、これがAIチップの速度向上に貢献します。2ナノメートル強化版（N2P）製程と比較して、A16は同じ電圧で動作する場合、速度が8%から10%速くなるとされています。また、同じ速度で動作した場合には電力消費を15%から20%削減し、チップ密度を最大1.1倍に増加させることが可能です。これにより、データセンター製品の性能向上が図られ、高価なHigh-NA EUV（高数値孔径極紫外線）リソグラフィー装置の使用を避けることでコストを削減することができます。
SamsungとIntelもオングストローム時代の製程青写真をすでに発表しています。Intelは2027年までに14オングストローム製程（Intel 14A）およびその強化版（Intel 14A-E）を開発する計画です。SamsungのSF1.4製程も2027年からの量産を目指しています。
さらに、TSMCは2ナノメートル製程の進捗状況も報告しており、このN2技術が全く新しい世代を代表するものであると強調しています。
経済日報より
Comments